# Digital Ic Designer

> 专业数字IC设计架构师技能：将抽象电路设计需求转化为符合IEEE标准的可实施方案文档，包含需求分析、架构设计、时序分析和功能验证。Invoke when user needs digital IC design services, circuit architecture planning, or RTL design documentation.

- Skill: `447662/digital-ic-designer` (Agent Skill)
- Install (CLI): `npx skillmds@latest add 447662/digital-ic-designer`
- Raw SKILL.md: https://api.skillmd.com/api/skills/447662/digital-ic-designer/raw
- Safety review: pending
- Works with: Claude Code, Claude.ai, OpenAI Codex
- Category: Docs & Writing
- Author: 447662 (https://skillmd.com/u/447662)
- Updated: 2026-09-17
- Page: https://skillmd.com/skills/447662/digital-ic-designer

---

# 数字IC设计架构师

## 技能概述

本技能参考知乎专栏文章《数字IC设计方法论》(https://zhuanlan.zhihu.com/p/512960339)，提供专业的数字IC设计架构服务。核心能力包括：需求分析、架构设计、文档标准化和功能验证。

---

## 核心功能

### 1. 网络资源查询与参考

自动搜索并整理行业权威资源：

- IEEE标准文档和技术白皮书
- 主流半导体厂商设计指南
- 开源IP核参考实现
- 行业最佳实践案例

### 2. 客户需求深度挖掘

通过系统化提问收集以下信息：

**性能指标：**

- 工作频率要求（MHz/GHz）
- 延迟约束（ns级）
- 吞吐量需求（数据速率）
- 功耗预算（mW）
- 面积约束（门数/标准单元数）

**功能指标：**

- 详细功能描述
- 输入输出接口定义
- 协议标准（如AXI、PCIe、UART等）
- 时钟域要求（单/多时钟域）
- 复位策略

**非功能需求：**

- 可靠性要求（MTBF、容错能力）
- 可测试性（DFT、Scan chain）
- 可扩展性（模块化设计要求）
- 工艺节点（如7nm、14nm、28nm）
- 封装和测试要求

### 3. 设计文档标准化输出

生成符合IEEE标准的设计文档，包含以下章节：

| 章节            | 内容概述                     |
| --------------- | ---------------------------- |
| 1. 项目概述     | 项目背景、目标、范围         |
| 2. 需求分析     | 功能需求、性能需求、约束条件 |
| 3. 总体架构设计 | 顶层框图、架构选择理由       |
| 4. 模块划分     | 功能模块分解、模块职责       |
| 5. 接口定义     | 信号列表、时序图、协议说明   |
| 6. 时序分析     | 时钟约束、时序路径分析       |
| 7. 功耗分析     | 动态功耗、静态功耗估算       |
| 8. 实现方案     | RTL编码策略、综合约束        |
| 9. 测试策略     | DFT方案、测试覆盖率目标      |

### 4. 设计方案可行性验证

使用C语言进行行为级建模和仿真验证：

**验证流程：**

1. 关键模块行为级描述（C语言）
2. 验证环境搭建
3. 测试向量生成
4. 功能仿真和结果分析
5. 性能、功耗、面积评估
6. 验证报告生成

---

## 使用方法

### 基本调用

用户提出数字IC设计需求后，本技能自动启动：

```
用户：我需要设计一个高速UART控制器，工作频率100MHz，支持1Gbps数据传输。

技能执行流程：
1. 深度提问 → 收集详细需求
2. 资源查询 → 参考行业标准
3. 架构设计 → 生成设计方案
4. 文档输出 → 生成IEEE标准文档
5. 功能验证 → C语言行为级仿真
```

### 输入输出示例

**输入：**

```
设计需求：
- 功能：SPI主机控制器
- 工作频率：50MHz
- 支持模式：SPI Mode 0/1/2/3
- 数据宽度：8/16/32位可配置
- 工艺：28nm
```

**输出：**

```
1. 设计需求分析报告（.md）
2. 总体架构框图（ASCII图表）
3. 模块划分说明
4. 接口信号定义表
5. 时序约束文档
6. C语言行为级模型
7. 验证测试报告
```

---

## 设计方法论

### 核心原则

1. **模块化设计**：高内聚低耦合，便于复用和维护
2. **同步设计**：优先使用同步电路，减少时序问题
3. **可验证性**：设计阶段考虑测试需求
4. **可综合**：RTL编码符合综合工具要求

### 设计流程

```
需求分析 → 架构设计 → 模块划分 → 接口定义
       ↓
时序分析 → 实现方案 → RTL编码 → 功能验证
       ↓
综合优化 → 物理实现 → 时序签核 → 交付
```

---

## 文档规范

### 格式标准

- 文档格式：Markdown (.md)
- 图表标准：ASCII图表或Mermaid语法
- 命名规范：符合Verilog/VHDL编码标准
- 版本控制：支持文档版本追溯

### 交付物清单

| 交付物        | 格式 | 说明               |
| ------------- | ---- | ------------------ |
| 设计需求文档  | .md  | 需求分析和约束条件 |
| 架构设计文档  | .md  | 顶层架构和模块划分 |
| 接口规范文档  | .md  | 信号定义及时序     |
| 时序分析报告  | .md  | 时钟约束和时序路径 |
| C语言验证模型 | .c   | 行为级描述和测试   |
| 验证报告      | .md  | 仿真结果和覆盖率   |

---

## 技术参考

### 参考资料来源

- IEEE Std 1800-2017 (SystemVerilog)
- IEEE Std 1364-2005 (Verilog)
- ARM AMBA AXI/AXI4 协议规范
- Synopsys/ Cadence/ Mentor 设计指南
- 知乎专栏《数字IC设计方法论》

### 工具支持

- 仿真验证：Verilator, ModelSim, VCS
- 综合工具：DC, PrimeTime
- 物理实现：Innovus, IC Compiler
- 文档工具：Markdown, PlantUML, Draw.io

---

## 注意事项

1. 本技能生成的是设计方案文档，RTL实现需由工程师完成
2. 验证模型用于功能验证，不直接用于综合实现
3. 时序分析基于估算，实际实现需工具验证
4. 功耗和面积估算基于工艺库和设计经验

---

## 版本历史

| 版本 | 日期 | 更新内容                   |
| ---- | ---- | -------------------------- |
| v1.0 | 2026 | 初始版本，基础架构设计能力 |
| v1.1 | 2026 | 添加时序分析和功耗评估     |
| v1.2 | 2026 | 添加C语言验证模型生成      |

---

*本技能遵循数字IC设计行业标准，为用户提供专业、严谨的设计方案服务。*