# Circuit Design

> Circuit Design Skill（电路设计）

- Skill: `viewway/circuit-design` (Agent Skill)
- Install (CLI): `npx skillmds@latest add viewway/circuit-design`
- Raw SKILL.md: https://api.skillmd.com/api/skills/viewway/circuit-design/raw
- Safety review: pending
- Works with: Claude Code, Claude.ai, OpenAI Codex
- Category: Coding & Dev Tools
- Author: viewway (https://skillmd.com/u/viewway)
- Updated: 2026-09-17
- Page: https://skillmd.com/skills/viewway/circuit-design

---

# Circuit Design Skill（电路设计）

> 硬件工程师实用级参考手册。按"理论→电路→计算公式→设计要点→工具"结构组织。

---

# 一、模拟电路

## 1.1 基础元件

### 电阻

**理论**

电阻阻碍电流流动，V=IR。关键参数：阻值、精度、额定功率、温度系数。

**规格**

| 类型 | 封装 | 功率 | 精度 | 典型应用 |
|------|------|------|------|----------|
| 贴片 | 0402 | 1/16W | ±1%~±5% | 高密度 |
| 贴片 | 0603 | 1/10W | ±1%~±5% | 通用 |
| 贴片 | 0805 | 1/8W | ±1%~±5% | 通用 |
| 贴片 | 1206 | 1/4W | ±1%~±5% | 功率 |
| 色环 | 直插 | 1/4W~2W | ±1%~±5% | 调试/原型 |

**色环读取**（四环）：第1、2环=有效数字，第3环=倍率，第4环=精度（金±5%，棕±1%）。

**计算公式**

- 串联：R_total = R1 + R2 + ...
- 并联：1/R_total = 1/R1 + 1/R2 + ...
- 功耗：P = I²R = V²/R = VI
- 温度漂移：R(T) = R₀[1 + α(T - T₀)]，金属膜 α≈±50ppm/℃，厚膜 α≈±100~200ppm/℃

**设计要点**

- 额定功率留 2 倍裕量
- 0402 仅用于空间受限场景，手工焊接困难
- 精密电路用 ±1% 金属膜，普通用 ±5% 厚膜
- 上拉/下拉电阻：I²C 用 4.7kΩ，SPI 上拉 10kΩ，LED 限流按 V=IR 计算
- 采样电阻选低温度系数（≤50ppm）合金电阻（如 0.1Ω/1%/1W）

---

### 电容

**理论**

电容存储电荷，Q=CV，i=C·dv/dt。关键参数：容量、耐压、ESR、ESL、介质类型。

**类型对比**

| 类型 | 容量范围 | 耐压 | ESR | 温度稳定性 | 应用 |
|------|----------|------|-----|-----------|------|
| 陶瓷(X7R) | 1pF~10μF | 6.3~50V | 低 | ±15%(-55~125℃) | 去耦/滤波/通用 |
| 陶瓷(Y5V) | 1nF~100μF | 6.3~25V | 低 | -82%~+22% | 仅限去耦（容量随温度/电压剧变） |
| 陶瓷(C0G/NP0) | 0.5pF~100nF | 6.3~100V | 极低 | ±30ppm/℃ | 精密/振荡/RF |
| 电解铝 | 0.1μF~68000μF | 6.3~450V | 高 | 差 | 储能/低频滤波 |
| 钽电容 | 0.1μF~1000μF | 2.5~50V | 中 | 中 | 小体积大容量（⚠️过压起火风险） |
| 薄膜 | 1nF~100μF | 50~1000V | 低 | 优 | 音频/精密/高压 |

**计算公式**

- 串联：1/C_total = 1/C1 + 1/C2 + ...
- 并联：C_total = C1 + C2 + ...
- RC 时间常数：τ = RC
- 容抗：Xc = 1/(2πfC)
- 储能：E = ½CV²
- 谐振频率：f_res = 1/(2π√LC)（ESL 导致高频失效）

**设计要点**

- X7R 陶瓷电容在额定电压 50% 以上时容量显著下降（DC bias effect），10μF/10V X7R 在 5V 时可能只剩 5μF
- 去耦电容 0.1μF(X7R) + 10μF(X7R/钽) 并联，0.1μF 尽量靠近 IC 电源引脚
- 钽电容必须降额使用，额定电压 ≥ 2×工作电压，串联限流电阻防起火
- 高频去耦优先选 0402/0201 小封装（更低 ESL）
- 电解电容长储不用会漏电流增大，需重新老炼（pre-conditioning）

---

### 电感

**理论**

电感阻碍电流变化，V = L·di/dt。关键参数：电感值、饱和电流(Isat)、额定电流(Irms)、DCR、自谐振频率(SRF)。

**类型对比**

| 类型 | 电感范围 | 饱和电流 | DCR | 应用 |
|------|----------|----------|-----|------|
| 贴片功率电感 | 0.1μH~100μH | 0.5A~30A | 低~中 | DC-DC |
| 绕线电感 | 1μH~10mH | 0.1A~5A | 低 | 通用滤波 |
| 共模电感 | 1mH~100mH | 1A~10A | 低 | EMI 滤波 |
| 磁珠 | — | — | 高(阻抗型) | 高频噪声抑制 |

**计算公式**

- 感抗：Xl = 2πfL
- 储能：E = ½LI²
- Buck 电感：L = (Vin - Vout) × Vout / (Vin × ΔI_L × f_sw)，ΔI_L 通常取 Iout 的 20%~40%
- 电感纹波电流：ΔI_L = (Vin - Vout) × D / (L × f_sw)，D = Vout/Vin
- 铜损：P_cu = I_rms² × DCR
- 磁芯损耗：查厂商曲线（Steinmetz 方程）

**设计要点**

- 选型时 Isat 和 Irms 都要检查，取较小值
- DC-DC 电感饱和电流 ≥ 最大电感电流 × 1.2
- 共模电感用于电源/信号线 EMI 滤波，注意差模插入损耗
- 磁珠选阻抗-频率曲线匹配噪声频段，关注额定电流下的阻抗变化
- 开关电源电感远离敏感模拟电路

---

### 二极管

**理论**

PN 结单向导电。正向压降 Vf，反向漏电流 Ir，反向击穿电压 Vbr。

**类型对比**

| 类型 | Vf | 速度 | 应用 |
|------|-----|------|------|
| 整流(1N4007) | ~1.0V | 慢 | 50/60Hz 整流 |
| 肖特基(1N5819/SS34) | ~0.3V | 快 | DC-DC 续流/低压整流 |
| 稳压(1N4728~1N4756) | Vz=3.3~100V | 中 | 基准电压/过压保护 |
| TVS(SMAJ5.0A) | 工作电压以下 | 极快 | ESD/浪涌保护 |
| LED | 1.8~3.3V(视颜色) | — | 指示/照明 |

**计算公式**

- LED 限流电阻：R = (Vcc - Vf_LED - V_CE_sat) / I_LED
- TVS 选型：Vrwm ≥ Vcc_max，Vcl ≤ 芯片最大耐压，Pppm ≥ I² × Z_clamp
- 肖特基功耗：P = Vf × I_avg + (1/2) × Vf × I_ripple² × t_off（简化为 P ≈ Vf × I_avg）

**设计要点**

- 肖特基反向漏电流较大且随温度指数上升，高温场景需注意
- TVS 布局：走线短直，放在连接器入口处
- LED 串联电阻功率：P_R = (Vcc - Vf)² / R
- 稳压管电路需串联限流电阻，I_z 选 5~20mA（根据功耗）

---

### 晶体管

#### BJT（双极型晶体管）

**理论**

电流控制器件，Ic = β × Ib。NPN 和 PNP 互补。

**关键参数**
- β(hFE)：直流电流增益（10~800，典型 100）
- Vce(sat)：饱和压降（~0.2V）
- Vbe(on)：基射导通压降（~0.7V）
- fT：特征频率（增益降到 1 的频率）

**计算公式**

- 开关基极电阻：Rb = (V_drive - Vbe) / Ib，Ib ≥ Ic / β_min × 过驱动系数(2~10)
- 反向放大器增益：Av = -Rc / Re（有发射极电阻时）
- 共射放大器：Av ≈ -gm × Rc = -(Ic / 26mV) × Rc

**设计要点**

- 开关应用：确保 Ib 足够使其进入深度饱和（Ib = Ic/10）
- 放大应用：用发射极电阻稳定工作点
- 高频场景选高 fT 型号

#### MOSFET

**理论**

电压控制器件，Vgs 控制沟道导通。NMOS（Vgs > Vth 导通）和 PMOS（|Vgs| > |Vth| 导通）。

**关键参数**
- Vgs(th)：阈值电压（1~4V 逻辑电平，2~4V 标准）
- Rds(on)：导通电阻（mΩ 级，越低越好）
- Vds(max)：最大漏源电压
- Id(max)：最大漏极电流
- Qg：栅极电荷（影响开关速度和驱动功耗）
- Ciss/Coss/Crss：寄生电容

**计算公式**

- 导通功耗：P_cond = I_d² × Rds(on) × D（D 为占空比）
- 开关功耗：P_sw ≈ ½ × Vds × Id × (tr + tf) × f_sw
- 栅极驱动电流：Ig = Qg / tr
- 总功耗：P_total = P_cond + P_sw + P_gate，P_gate = Qg × Vgs × f_sw

**设计要点**

- 选 Rds(on) 时注意温度系数（温度升高 Rds(on) 增大约 1 倍@150℃）
- Vgs 驱动电压 ≥ 4.5V（逻辑电平）或 10V（标准电平）以获得最低 Rds(on)
- 高频开关选低 Qg 器件
- 栅极串联 10~22Ω 电阻抑制振铃，并联 1~10kΩ 下拉电阻确保关断
- 体二极管（寄生二极管）可作续流二极管，但恢复慢，高频需外接肖特基

---

### 运算放大器

**理论**

核心原则：**虚短**（同相≈反相输入电压）和**虚断**（输入电流≈0）。

**关键参数**
- GBW（增益带宽积）：开环增益=1 时的频率
- 压摆率(SR)：输出最大变化速率 V/μs
- 输入失调电压(Vos)：理想 0V 的偏差
- 输入偏置电流(Ib)：输入端需要的微小电流
- CMRR：共模抑制比
- PSRR：电源抑制比

**基本配置**

| 类型 | 增益公式 | 特点 |
|------|----------|------|
| 反相放大 | Av = -Rf/Ri | 输入阻抗=Ri |
| 同相放大 | Av = 1 + Rf/Ri | 输入阻抗高 |
| 电压跟随器 | Av = 1 | 缓冲/阻抗变换 |
| 差分放大 | Av = Rf/Ri | 抑制共模 |
| 积分器 | Av = -1/(sRC) | 低通特性 |
| 微分器 | Av = -sRC | 高通特性 |

**计算公式**

- 闭环带宽：f_cl = GBW / |Av_cl|（一阶近似）
- 满功率带宽：f_fp = SR / (2π × Vp)
- 反馈网络噪声增益：NG = 1 + Rf/Ri
- 总输出噪声：V_noise_total = √(V_noise_rio² × NG² + V_noise_Rf² + ...)

**设计要点**

- 增益×带宽 ≤ GBW，留 10 倍裕量
- 大信号输出时 SR 限制带宽，计算 f_fp 确认
- 高阻抗源选 FET 输入运放（低 Ib），如 TL072/OPA129
- 精密测量选低 Vos 运放，必要时外接调零电位器或用零漂移运放（如 OPA333）
- 供电电源加 0.1μF 去耦电容
- 射频/高速选电流反馈型运放

---

### 基准电压源

**理论**

提供精确稳定的参考电压。

**常用器件**

| 器件 | 输出 | 精度 | 温度系数 | 应用 |
|------|------|------|----------|------|
| TL431 | 2.495V(可调) | ±0.4% | 50ppm/℃ | 开关电源反馈/通用基准 |
| LM4040 | 1.024/2.048/2.5/3.0/4.096/5.0V | ±0.1% | 50ppm/℃ | ADC 基准 |
| ADR421 | 2.5V | ±0.04% | 1ppm/℃(B级) | 高精度 |
| REF5025 | 2.5V | ±0.1% | 3ppm/℃ | 高精度 |

**TL431 应用**

- 阴极电流范围：1mA~100mA
- 反馈分压：Vout = Vref × (1 + R1/R2)，Vref = 2.495V
- 最小阴极电流限制 → Rk ≥ (Vin - Vka) / Ika_max
- 光耦反馈回路补偿：Type II/III 补偿网络

**设计要点**

- 基准负载电容影响稳定性，查数据手册最小/最大值
- ADC 基准精度直接影响 LSB 误差，N 位 ADC 需要 2^(N+1) 分之一精度
- 高精度应用注意温度系数累积误差

---

## 1.2 基础电路

### 分压电路

**公式**

Vout = Vin × R2 / (R1 + R2)

**设计要点**

- 分压电阻取 1kΩ~100kΩ 范围，太小浪费功耗，太大受负载影响
- 接 ADC 时注意源阻抗 ≤ 10kΩ（STM32 ADC 要求），或加运放缓冲

### 滤波电路

#### RC 低通滤波器

**公式**

- 截止频率：fc = 1 / (2π × R × C)
- 衰减：-20dB/decade（一阶），-40dB/decade（二阶）
- 相移：-45°@fc

#### RC 高通滤波器

- 截止频率：fc = 1 / (2π × R × C)
- C 串联在信号路径，R 到地

#### LC 滤波器

- 谐振频率：f0 = 1 / (2π√LC)
- 品质因数：Q = R × √(C/L)（并联谐振）

#### 有源滤波器

- Sallen-Key：同相拓扑，增益≥1，易于调整
- 多反馈(MFB)：反相拓扑，对元件值变化较不敏感
- 巴特沃斯：最大平坦通带
- 切比雪夫：更陡峭滚降，通带有纹波

### 整流电路

| 类型 | Vout(avg) | 纹波 | 二极管数 | 效率 |
|------|-----------|------|----------|------|
| 半波 | Vin_peak/π ≈ 0.318Vp | 大 | 1 | ~40% |
| 全波(中抽) | 2Vp/π ≈ 0.636Vp | 中 | 2 | ~64% |
| 桥式 | 2Vp/π ≈ 0.636Vp | 中 | 4 | ~64% |

**滤波电容计算**

C ≥ I_load / (2f × V_ripple)，f=50Hz（半波 f/2）

### 稳压电路

#### 线性稳压器 (LDO)

- Vout = Vreg（固定）或由反馈电阻设定
- 功耗：P = (Vin - Vout) × Iout
- 效率：η = Vout / Vin

#### 开关 DC-DC

- Buck 效率：η = Vout / Vin × (1 - P_loss/P_in)
- Boost：Vout > Vin
- Buck-Boost：Vout 可大于或小于 Vin

### 电流源/电流镜

**镜像电流源**

Iout ≈ Iref × (R1/R2)，精度取决于 Vbe 匹配和 Early 效应。

**Wilson 电流镜**：改善精度，提高输出阻抗。

**运放+MOSFET 精密电流源**

Iout = Vref / Rsense，运放闭环控制 Vgs。

### 比较器电路

**开环运放**可用作比较器，但专用比较器有：
- 更快响应（无米勒补偿）
- 集成开漏/推挽输出
- 内置迟滞

**施密特触发器**

正反馈引入迟滞，抗噪声翻转：
- Vth_high = (R1/(R1+R2)) × Voh + (R2/(R1+R2)) × Vref
- Vth_low = (R1/(R1+R2)) × Vol + (R2/(R1+R2)) × Vref
- 迟滞电压：ΔV = Vth_high - Vth_low

---

## 1.3 电源设计

### LDO 选型

**关键参数**

| 参数 | 说明 | 典型值 |
|------|------|--------|
| 压差(Vdo) | Vin-Vout 最小值 | 100mV~1.5V |
| PSRR | 电源抑制比 | 40~80dB@1kHz |
| Iq | 静态电流 | 1μA~10mA |
| Noise | 输出噪声 | 10~100μVrms |
| Iout | 最大输出电流 | 150mA~5A |

**功耗计算**

P_diss = (Vin - Vout) × Iout + Vin × Iq

需确认结温：Tj = Ta + P_diss × θJA ≤ Tj_max

**常用 LDO**

| 器件 | Vout | Iout | Vdo | 特点 |
|------|------|------|-----|------|
| AMS1117-3.3 | 3.3V | 1A | 1.1V | 经典通用 |
| RT9013 | 可调 | 0.5A | 0.4V | 低成本 |
| HT7333 | 3.3V | 250mA | 0.3V | 低 Iq(4μA) |
| TPS7A05 | 可调 | 500mA | 200mV | 低噪声(6μVrms) |
| LP3985 | 3.3V | 150mA | 60mV | 超低压差 |

**设计要点**

- 输入/输出各 1μF~10μF 陶瓷电容，查数据手册 ESR 要求
- LDO 不适合大压差大电流场景（效率低、发热大）
- ADC/DAC 基准用低噪声 LDO（TPS7A 系列）
- 电池供电选低 Iq LDO

### DC-DC Buck 转换器

**工作原理**

开关管导通→电感储能→开关管关断→电感通过续流二极管释放能量。

**关键公式**

- 占空比：D = Vout / Vin（理想，CCM）
- 电感值：L = (Vin - Vout) × Vout / (Vin × ΔIL × fsw)
- ΔIL 取 Iout 的 20%~40%
- 输出纹波：ΔVout ≈ ΔIL / (8 × fsw × Cout)
- 输出电容：Cout ≥ ΔIL / (8 × fsw × ΔVout)
- CCM/DCM 边界：Iout_crit = ΔIL / 2

**常用 Buck IC**

| 器件 | Vin | Vout | Iout | fsw | 特点 |
|------|-----|------|------|-----|------|
| MP1584 | 4.5~28V | 可调 | 3A | 1.5MHz | 高性价比 |
| SY8120 | 4.5~18V | 可调 | 2A | 1.2MHz | 低成本 |
| TPS54331 | 3.5~28V | 可调 | 3A | 570kHz | TI 经典 |
| TPS562201 | 4.5~17V | 可调 | 2A | 650kHz | 小封装 |

**设计要点**

- 电感饱和电流 ≥ Iout_max + ΔIL/2 + 裕量
- 续流二极管（非同步 Buck）选肖特基（低 Vf）
- 同步 Buck 效率更高，无续流二极管损耗
- 输入电容 RMS 电流：Icin_rms = Iout × √(D × (1-D))，D≈0.5 时最大
- 软启动电容防止浪涌电流
- 反馈电阻分压网络：Vfb 通常 0.6~0.8V，Vout = Vfb × (1 + Rupper/Rlower)

### DC-DC Boost 转换器

**关键公式**

- D = 1 - (Vin / Vout)
- 电感值：L = Vin × (Vin - Vout) / (ΔIL × fsw × Vout)  → 实际用 L = Vin × D / (ΔIL × fsw)
- 最大占空比限制输出升压比（实际 D < 0.9）

**常用 Boost IC**

| 器件 | Vin | Vout | Iout | 特点 |
|------|-----|------|------|------|
| MT3608 | 2~24V | 可调~28V | 2A | 低成本模块 |
| TPS61088 | 2.7~20V | 可调~18V | 5A | TI 高性能 |

**设计要点**

- Boost 输出不能低于输入电压（无保护时会直通）
- 轻载时进入 DCM，纹波增大
- 输出二极管必须用肖特基或超快恢复

### 反激式隔离电源

**公式**

- D = Np × Vout / (Np × Vout + Vin_min)
- Np/Ns = Vin_min × D / (Vout + Vf)（初级匝数/次级匝数比）

**设计要点**

- 适合 ≤100W 离线电源
- 需设计 RCD 吸收电路（漏感尖峰）
- 连续/断续模式影响变压器体积和纹波
- 常用控制 IC：UC3842、TOP 系列、OB2538

### 电源时序与上电复位

**设计要点**

- 多电源系统需要时序控制：先核电压后 I/O 电压（FPGA/CPU）
- POR 电路：RC 延迟 + 施密特触发器，或专用 IC（如 TPS3823）
- 看门狗 IC（如 MAX6369）同时提供复位和看门狗功能

### 电源去耦

**设计原则**

- 每个 IC 的 Vcc 引脚旁放 0.1μF 陶瓷电容，尽量靠近引脚
- 大容量 10μF 电容放在稍远处（板级去耦）
- 多层板利用电源/地平面的平面电容（~100pF/cm²）
- 去耦电容走线：Vcc→电容→IC，不要经过其他器件

### 电源完整性 (PI)

- 目标阻抗：Z_target = ΔV_allowable / ΔI_max
- 去耦频段划分：低频（钽/电解 μF 级）、中频（陶瓷 0.1~10μF）、高频（陶瓷 0.01~0.1μF）
- 地弹/电源弹：同步开关噪声，增大去耦、减小封装电感

---

## 1.4 运放应用

### 仪表放大器

**三运放结构**（如 INA333/AD620）

- 第一级：两个同相放大器提供高输入阻抗和高 CMRR
- 第二级：差分放大器

**增益公式**

G = 1 + (50kΩ / Rg)（INA333），Rg 为外接增益电阻

- G=1: Rg 开路
- G=10: Rg = 5.56kΩ
- G=100: Rg = 505Ω
- G=1000: Rg = 50.5Ω

**设计要点**

- Rg 走线尽量短，用精密电阻（±0.1%）
- 输入共模范围需确认
- 参考引脚(Ref)接低阻抗源

### 有源滤波器

**Sallen-Key 二阶低通**

fc = 1 / (2π√(R1×R2×C1×C2))，等元件值时 fc = 1/(2πRC)，Q = 0.5

**多反馈(MFB)二阶低通**

fc = 1 / (2π√(R1×R2×C1×C2))

**设计要点**

- 巴特沃斯：Q=0.707，最大平坦通带
- 切比雪夫：Q>0.707，带纹波，滚降更陡
- Bessel：线性相移，方波保真好

### 电流检测

**低边采样**

Rsense 接在负载到 GND 之间，运放检测差分电压。
- 优点：共模电压低（≈0V），运放选型简单
- 缺点：地被抬高，不适用于共地系统

**高边采样**

Rsense 接在电源和负载之间。
- 优点：不影响系统地
- 缺点：共模电压高，需专用电流检测放大器（如 INA219/INA180）
- 专用器件内含精密电阻和差分放大

**计算**

V_sense = I_load × Rsense，Rsense 取 0.01~0.1Ω（兼顾精度和压降）

---

# 二、数字电路

## 2.1 逻辑门与组合逻辑

### 基本逻辑门

| 门 | 表达式 | 符号 |
|----|--------|------|
| 与(AND) | Y = A·B | A B → Y |
| 或(OR) | Y = A+B | |
| 非(NOT) | Y = Ā | |
| 与非(NAND) | Y = (A·B)̅ | 万能门 |
| 或非(NOR) | Y = (A+B)̅ | 万能门 |
| 异或(XOR) | Y = A⊕B | |
| 同或(XNOR) | Y = A⊙B | |

### 组合逻辑器件

- **编码器**：8-3 优先编码器（74HC148）
- **译码器**：3-8 译码器（74HC138）
- **多路复用器(MUX)**：从 N 路选 1 路
- **加法器**：半加器（S=A⊕B, C=A·B），全加器（S=A⊕B⊕Cin, Cout=AB+BCin+ACin）
- **比较器**：74HC85（4 位数值比较）

---

## 2.2 时序逻辑

### 触发器

| 类型 | 特点 | 激励表 |
|------|------|--------|
| SR 锁存器 | S=1 置位, R=1 复位 | S=1,R=0→Q=1 |
| D 触发器 | D→Q（边沿触发） | D=Q_next |
| JK 触发器 | J=K=1 翻转 | J=K=1→Q=Q̅ |
| T 触发器 | T=1 翻转 | T=Q⊕Q_next |

### 移位寄存器

- 串入并出：74HC595（常用 LED 驱动）
- 并入串出：74HC165（按键扫描）
- 通用：74HC194（双向移位）

### 计数器

- **异步计数器**：级联触发器，延迟累积
- **同步计数器**：所有触发器共用时钟，速度快
- 常用：74HC160(十进制)、74HC161(四位二进制)、CD4060(带振荡器)

### 状态机设计

**Moore 机**：输出仅取决于当前状态
**Mealy 机**：输出取决于当前状态和输入

**设计步骤**
1. 画状态转移图
2. 状态编码（二进制/格雷码/独热码）
3. 列状态转移表
4. 用 D 触发器+组合逻辑实现
5. FPGA 中用 Verilog/VHDL `always @(posedge clk)` + `case` 实现

---

## 2.3 接口电平

### 逻辑电平标准

| 标准 | Voh(min) | Vol(max) | Vih(min) | Vil(max) | Vcc |
|------|----------|----------|----------|----------|-----|
| TTL | 2.4V | 0.4V | 2.0V | 0.8V | 5V |
| LVTTL | 2.4V | 0.4V | 2.0V | 0.8V | 3.3V |
| CMOS(5V) | 4.45V | 0.05V | 3.5V | 1.5V | 5V |
| LVCMOS33 | 3.0V | 0.4V | 2.0V | 0.8V | 3.3V |
| LVDS | ±350mV差分 | — | ±100mV | — | 3.3V |

### 电平转换方案

| 方案 | 方向 | 速率 | 成本 | 适用 |
|------|------|------|------|------|
| 电阻分压 | 高→低 | 低~中 | 极低 | 简单向信号 |
| BSS138 MOSFET 双向 | 双向 | 中 | 低 | I²C |
| TXB0108 | 双向 | 高 | 中 | 多通道 |
| SN74LVC1T45 | 单向 | 高 | 低 | 单通道高速 |

**BSS138 电平转换**

- 3.3V 侧：10kΩ 上拉到 3.3V
- 5V 侧：10kΩ 上拉到 5V
- 栅极接 3.3V

### 差分信号

| 接口 | 速率 | 电缆 | 终端电阻 |
|------|------|------|----------|
| RS-485 | ≤10Mbps | 双绞线 | 120Ω |
| CAN | 1Mbps | 双绞线 | 内部 |
| LVDS | ≥100Mbps | 差分对 | 100Ω |
| USB 2.0 | 480Mbps | 屏蔽差分对 | 1.5kΩ pull-up |

---

## 2.4 特殊电路

### 晶体振荡器

**负载电容计算**

CL = (C1 × C2) / (C1 + C2) + Cstray

- CL 查晶体数据手册（通常 9pF~20pF）
- Cstray ≈ 3~7pF（PCB 走线和焊盘寄生电容）
- C1 = C2 = 2×(CL - Cstray)（对称取值）
- 示例：CL=12.5pF, Cstray=5pF → C1=C2=15pF

### 555 定时器

**无稳态（振荡器）**

- 高电平时间：tH = 0.693 × (R1+R2) × C
- 低电平时间：tL = 0.693 × R2 × C
- 频率：f = 1.44 / ((R1+2R2) × C)
- 占空比：D = (R1+R2)/(R1+2R2)

**单稳态**

- 脉冲宽度：tW = 1.1 × R × C

### ESD 保护

- TVS 二极管放在连接器入口处
- 走线短直，避免经过过孔
- 对地阻抗最小化
- 数据线 ESD 保护：USB 用 TPD2E001，HDMI 用 TPD4E05U06

---

# 三、PCB 设计

## 3.1 设计流程

```
需求分析 → 原理图设计 → ERC检查 → 网表 → PCB布局 → 布线 → DRC检查 → Gerber导出 → BOM → 制板 → 焊接 → 测试
```

## 3.2 布局布线规则

### 元件布局

- **去耦电容**：贴紧 IC 电源引脚，优先放在同层
- **信号流向**：从输入到输出单方向排列
- **功能分区**：模拟/数字/电源/射频分区，避免串扰
- **高频元件**：尽量缩短互连
- **发热元件**：远离温度敏感器件，留散热空间
- **接口连接器**：放在板边

### 走线规则

**阻抗控制**

| 阻抗 | 应用 | 典型线宽(4层板) |
|------|------|-----------------|
| 50Ω | 单端信号(RF/高速) | ~4.5mil(0.11mm) |
| 90Ω | USB 差分对 | ~4.0mil/间距5mil |
| 100Ω | LVDS/以太网差分对 | ~3.5mil/间距5mil |

**微带线阻抗计算（近似）**

Z₀ ≈ (87/√(εr+1.41)) × ln(5.98h/(0.8w+t))

- h：介质厚度，w：线宽，t：铜厚，εr：介电常数（FR4≈4.3~4.6）

**线宽与电流关系（外层，10℃温升）**

| 线宽(mil) | 铜厚1oz | 铜厚2oz |
|-----------|---------|---------|
| 10 (0.25mm) | 1.0A | 1.7A |
| 20 (0.5mm) | 2.0A | 3.5A |
| 50 (1.27mm) | 4.0A | 7.0A |
| 100 (2.54mm) | 7.5A | 13A |

### 过孔

| 参数 | 典型值 |
|------|--------|
| 通孔孔径 | 0.2~0.4mm（8~16mil） |
| 焊盘直径 | 孔径 + 0.3~0.5mm |
| 寄生电容 | ~0.5pF |
| 寄生电感 | ~0.5~1nH |
| 盲孔孔径 | 0.1~0.2mm |

**设计要点**

- 过孔寄生电容/电感影响高速信号，关键走线尽量减少过孔
- 电源过孔：每个电源引脚至少 1~2 个过孔
- 背钻(Back-drill)消除高速过孔桩线(stub)

### 差分对

- 等长误差：±5mil（普通），±2mil（高速）
- 等距间距：全程保持一致
- 紧耦合：间距 ≤ 2 倍线宽
- 差分对内不跨越分割平面

### 电源地平面

- **完整地平面**：最基本要求，减少 EMI 和信号回流路径
- **镜像平面**：信号层紧邻地平面，提供最优回流
- **分割地**：仅在必要时使用（模拟/数字），跨越分割走线会增加 EMI
- **20H 规则**：电源层比地层内缩 20 倍层间距，减少边缘辐射

### EMI 设计

- 回路面积最小化（信号走线紧邻地平面）
- 时钟信号缩短、加地屏蔽
- 关键信号包地（两侧接地线）
- 晶振下方铺地，远离信号线

---

## 3.3 层叠设计

### 典型层叠

**4 层板（最常用）**

```
Top    — 信号/元件
GND    — 地平面（完整）
PWR    — 电源平面
Bottom — 信号/元件
```

**6 层板（高速信号）**

```
Top      — 信号
GND      — 地平面
Inner1   — 信号（中速）
Inner2   — 信号（中速）
PWR      — 电源平面
Bottom   — 信号
```

**2 层板**

```
Top    — 信号/电源/地
Bottom — 信号/电源/地（网格地）
```

### 阻抗控制计算

**微带线（Microstrip）**

Z₀ ≈ (87/√(εr+1.41)) × ln(5.98h/(0.8w+t))

**带状线（Stripline）**

Z₀ ≈ (60/√εr) × ln(4b/(0.67π(0.8w+t)))

**共面波导（CPW）**

适合射频电路，阻抗可通过间隙和线宽调节。

---

## 3.4 焊接

### 回流焊温度曲线（有铅 SnPb）

```
预热区    25~150℃   60~120s  升温率 < 3℃/s
保温区    150~183℃  60~90s
回流区    183~220℃  30~60s   峰值 210~230℃
冷却区    220~25℃   30~60s   降温率 < 4℃/s
```

### 回流焊温度曲线（无铅 SAC305）

```
预热区    25~150℃   60~120s  升温率 < 3℃/s
保温区    150~217℃  60~90s
回流区    217~250℃  30~60s   峰值 235~250℃
冷却区    250~25℃   30~60s   降温率 < 4℃/s
```

### 手工焊接技巧

- 温度设置：有铅 300~350℃，无铅 350~400℃
- 助焊剂：必备，松香芯焊锡丝或额外涂助焊剂
- 顺序：先低矮元件（电阻电容）→ 高元件 → 连接器
- 芯片对齐后先焊对角两个引脚固定
- 拖焊：多引脚 IC 用拖焊法，配合吸锡带修整

### BGA/QFN 焊接

- 需要热风枪或回流焊台
- BGA 焊盘需开阻焊定义(SMD 焊盘)
- 底部散热焊盘需打过孔散热
- QFN 侧边焊盘宽度≥0.25mm 方便手工焊接

### 拆焊

- 热风枪 + 镊子：SMD 元件
- 吸锡带 + 烙铁：多引脚 IC
- 烙铁温度调高，配合助焊剂
- BGA 返修需要专用 BGA 返修台

---

## 3.5 可制造性设计 (DFM)

### 最小规格（普通板厂）

| 参数 | 2层 | 4层 |
|------|-----|-----|
| 最小线宽 | 6mil | 6mil |
| 最小线距 | 6mil | 6mil |
| 最小过孔 | 0.3mm(12mil) | 0.3mm |
| 最小焊盘 | 0.6mm | 0.6mm |
| 最小字符 | 0.8mm高/0.15mm线宽 | 同左 |

### 阻焊规则

- 阻焊开窗比焊盘大 0.1mm(4mil)
- 过孔盖油或开窗可选
- BGA 焊盘阻焊定义（SMD 焊盘），避免桥接

### 丝印规则

- 丝印不要上焊盘
- 字高 ≥ 0.8mm（推荐 1mm）
- 正负极/引脚1 标识清晰

### 拼板

- V-Cut：直线拼板，板厚 ≥ 0.8mm
- 邮票孔：异形板或薄板
- 拼板间距：V-Cut 留 0.4mm，邮票孔间距 1.5~2mm
- 工艺边：单边 ≥ 3~5mm，加定位孔和 Mark 点

### 测试点

- 每个网络至少一个测试点
- 测试点直径 ≥ 0.8mm
- 测试点不要被元件遮挡
- 电源/地测试点放在板边

---

# 四、EDA 工具与仿真

## 4.1 原理图/PCB 设计工具

| 工具 | 许可 | 优势 | 适用场景 |
|------|------|------|----------|
| **KiCad** | 开源免费 | 全功能、跨平台、活跃社区 | 个人/教育/中小项目 |
| **立创EDA(EasyEDA)** | 免费在线 | 元件库丰富、直接下单、中文友好 | 国内快速原型 |
| **Altium Designer** | 商业(~$3k+/yr) | 功能最全、3D、交互式布线 | 企业级/专业 |
| **Cadence OrCAD/Allegro** | 商业 | 高速PCB/仿真/企业协作 | 大型企业 |
| **Eagle(Autodesk)** | 免费(2层) | ULP 脚本自动化 | 简单项目/自动化 |
| **PADS(Mentor)** | 商业 | 企业级/高速设计 | 企业 |
| **Proteus** | 商业 | 原理图+MCU联合仿真 | 教学/原型验证 |

**工具选择建议**
- 学习/个人项目：**KiCad**（推荐）或立创EDA
- 国内打样：**立创EDA**（一键下单嘉立创）
- 企业级：**Altium** 或 **Cadence**
- 教学仿真：**Proteus**

## 4.2 电路仿真软件

| 工具 | 许可 | 特点 |
|------|------|------|
| **LTspice** | 免费 | 开关电源仿真强、傅里叶分析、大模型库 |
| **Multisim** | 商业 | SPICE 仿真+虚拟仪器、教学友好 |
| **Tina-TI** | 免费 | TI 官方、TI 器件模型丰富 |
| **Proteus** | 商业 | 原理图+单片机联合仿真 |
| **Qucs/Qucs-S** | 开源 | 通用 SPICE 仿真 |

**推荐**：**LTspice**（免费且强大），特别适合开关电源和模拟电路仿真。

## 4.3 信号完整性/电源完整性仿真

| 工具 | 类型 | 应用 |
|------|------|------|
| **HyperLynx** | SI/PI | 高速信号仿真（DDR/PCIe/SerDes） |
| **Sigrity** | PI | 电源完整性/去耦分析 |
| **ADS(Keysight)** | RF/微波 | 射频电路仿真 |
| **HFSS(Ansys)** | 3D电磁场 | 天线/连接器/过孔仿真 |
| **MATLAB/Simulink** | 系统级 | 控制环路/系统仿真 |

---

# 五、快速参考

## 常用计算速查

| 计算 | 公式 |
|------|------|
| Buck 电感 | L = (Vin-Vout)×Vout / (Vin×ΔIL×fsw) |
| Buck 占空比 | D = Vout/Vin |
| Boost 占空比 | D = 1 - Vin/Vout |
| RC 截止频率 | fc = 1/(2πRC) |
| LED 限流电阻 | R = (Vcc-Vf)/If |
| 运放增益(反相) | Av = -Rf/Ri |
| 运放增益(同相) | Av = 1+Rf/Ri |
| 差分阻抗 | Zdiff ≈ 2×Z₀×(1-0.48×e^(-0.96×s/h)) |
| 晶振负载电容 | C1=C2=2×(CL-Cstray) |
| 分压输出 | Vout = Vin×R2/(R1+R2) |
| 功耗 | P=I²R=V²/R=VI |

## 常用元件速查

| 元件 | 典型型号 | 用途 |
|------|----------|------|
| LDO 3.3V/1A | AMS1117-3.3 | 通用稳压 |
| LDO 低噪声 | TPS7A05 | ADC/DAC 基准 |
| Buck 3.3V/3A | MP1584EN | DC-DC 降压 |
| Boost 5V/2A | MT3608 | 升压 |
| 运放通用 | LM358/NE5532 | 通用放大 |
| 运放精密 | OPA333(零漂移) | 传感器放大 |
| 仪表放大器 | INA333/AD620 | 桥式传感器 |
| 电流检测 | INA219 | I²C 高边检测 |
| TVS 5V | SMAJ5.0A | USB/信号保护 |
| 电平转换 | TXB0108/BSS138 | 3.3V↔5V |
| 稳压管 3.3V | 1N4728A | 过压保护 |
| 基准电压 | TL431/REF5025 | 电源反馈/ADC基准 |
| 555定时器 | NE555 | 振荡/定时 |

## PCB 设计 Checklist

- [ ] 原理图 ERC 通过
- [ ] 所有电源引脚有去耦电容
- [ ] 阻抗控制线宽计算确认
- [ ] 差分对等长等距
- [ ] 地平面完整（无大面积分割）
- [ ] DRC 零错误
- [ ] 丝印清晰（极性/引脚1标识）
- [ ] 测试点覆盖所有网络
- [ ] 板边留工艺边和定位孔
- [ ] Gerber 与设计文件比对