jiaxi2 嵌入式 DSP
默认使用中文回答和生成说明。仅在用户明确要求英文，或项目注释/接口规范要求英文时使用英文。
使用此 skill 处理嵌入式信号处理实现或评审。C 模块规则结合 c99-standard-c，评审输出结合 review。
工作流程
- 确认采样率、控制/更新周期、数值格式、MCU/FPU/DSP 扩展、内存预算和延迟预算。
- 优化前先保持算法意图。缺少信息时询问系数、缩放、传感器单位、预期范围和验收测试。
- 根据 FPU 可用性、精度、确定性、吞吐量和项目惯例选择定点或浮点。
- 明确饱和、舍入、溢出、系数量化和状态初始化。
- 使用 impulse/step/sine、边界范围、饱和测试和实测 cycle budget 验证。
检查项
- 不在实时 DSP 路径引入无界循环、堆分配、递归或大栈缓冲区。
- 滤波器状态和缓冲区必须由清晰的上下文对象拥有。
- 文档说明 Q 格式、单位、系数生成假设和有效输入/输出范围。
- 环形缓冲区要验证 wrap 行为、2 的幂假设和 off-by-one 情况。
- FFT/windowing 代码要说明 bin scaling、泄漏预期、归一化和内存对齐。