ugeugeHigh KiCad noise-aware JLCPCB 2-layer layout
目的
回路図と既存のKiCadプロジェクトを読み、JLCPCBの標準的な2層FR-4基板として製造しやすく、ノイズ、EMI、電源品質、実装性を考慮したPCBレイアウトを作成または改善する。
このSkillは、単に未配線をゼロにするための自動配線Skillではない。以下を優先する。
- 回路ブロックを理解した部品配置
- 信号電流とリターン電流のループ面積の最小化
- 電源とGNDの低インピーダンス化
- ノイズ源と影響を受けやすい回路の分離
- JLCPCBで余裕を持って製造できる設計
- DRCだけでは検出できない電気的なレイアウト品質のレビュー
最初に読むもの
references/layout-principles.mdreferences/jlcpcb-2layer-rules.md
必要に応じて、回路図、データシート、既存README、AGENTS.md、基板外形図、コネクタ位置条件も読む。
作業前の必須確認
次を特定して、作業ログまたは最終報告に記載する。
- KiCadのバージョン
- 基板ファイルと回路図ファイル
- 基板外形、固定穴、コネクタなど移動禁止部品
- 電源入力電圧、各電源レール、想定最大電流
- クロック、発振器、水晶、スイッチングノード
- USB、CAN、RS-485、Ethernet、LVDSなどの差動信号
- ADC、DAC、オペアンプ、センサなどの低レベルアナログ信号
- モータ、リレー、LED大電流、ヒータなどの大電流負荷
- ESDが侵入し得る外部コネクタ
- 部品面の制約と手はんだ／リフローの別
- JLCPCB実装を使うか、基板製造のみか
不明な情報があっても作業を止めず、回路図とネット名から合理的に推定する。ただし推定事項は明示する。
2層基板の基本方針
- 原則としてF.Cuを部品と主要信号、B.Cuを連続性の高いGND面として使う。
- B.Cuを長距離信号で細切れにしない。B.Cuに信号を通す場合は短くし、信号の直近にGNDリターン用ビアを追加する。
- 両面の空き領域をGNDゾーンで満たし、GNDビアで低インピーダンスに接続する。
- GNDゾーンを盲目的に分割しない。アナログGNDとデジタルGNDを別ネットにするのは、回路設計上の明確な意図がある場合だけにする。
- 高速信号、クロック、スイッチングノードの直下でGNDが途切れないようにする。
- 「最短配線」より「最小ループ面積」を優先する。
- 2層で適切なリターンパスを確保できない場合は、4層化を提案する。
作業手順
1. 回路を機能ブロックに分類する
最低限、次のグループに分類する。
- 電源入力と保護
- DC-DC／LDO
- MCU／デジタル
- クロック／発振
- アナログ
- 通信インターフェース
- 外部コネクタ
- 大電流出力
- デバッグ／テスト
2. 配置する
次の順で配置する。
- 基板外形、固定穴、操作部、コネクタ
- 電源入口、ヒューズ、逆接保護、TVS、ESD部品
- DC-DCの高di/dtループ
- MCU、メモリ、発振器
- デカップリングコンデンサ
- 通信トランシーバと終端
- アナログ回路
- その他の受動部品
- テストポイント
配置時の必須条件:
- デカップリングコンデンサは対象電源ピンの直近に置く。
- 電源ピンからコンデンサを経由して電源面／配線へ流れる経路を短く太くする。
- コンデンサのGND側は、短い配線または直近ビアでGND面へ落とす。
- 水晶と負荷容量はMCUの発振端子直近に置き、ループを小さくする。
- 水晶、発振器、スイッチングノードの下に無関係な信号を通さない。
- ESD保護素子はコネクタの近くに置き、侵入電流が基板内部を通ってから保護素子に届く配置を避ける。
- ダンピング抵抗は送信端近く、終端抵抗は受信端近くに置く。
- オペアンプの帰還部品は入力端子と出力端子の近くに置く。
- 発熱部品を電解コンデンサや温度に敏感な部品へ密着させない。
- 高ノイズ部と低レベルアナログ部を物理的に離す。
3. 重要ネットから配線する
推奨順序:
- DC-DCのスイッチング電流ループ
- 電源入力と大電流
- クロック、水晶、リセット
- 差動信号
- 高速デジタル
- アナログ
- 一般デジタル
- 低速制御
- 残り
配線原則:
- 45度配線を基本とし、不必要な直角配線を避ける。
- ビア数を減らす。ただし、無理な蛇行やGND面の分断よりも適切なビアを優先する。
- 信号線を長距離にわたり平行させない。必要な場合は間隔を広げる。
- クロック、高速信号、スイッチングノードを基板端や外部コネクタ付近に長く引かない。
- テストポイントのためだけに高速信号を枝分かれさせない。
- 差動ペアは同一層、近接、同様の周辺環境で配線し、不要なビアとスタブを避ける。
- 大電流配線は許容電流だけでなく、電圧降下と発熱を考慮して十分に太くする。
- 電源ビアは電流に応じて複数本にする。
4. GNDゾーンとスティッチングビア
- 両面にGNDゾーンを作成する。
- B.CuのGND面をできるだけ連続させる。
- 基板外周、コネクタ周辺、層変更箇所、ノイズ源周辺にGNDスティッチングビアを追加する。
- GNDガードを使う場合、浮いた細長い銅箔にしない。複数のGNDビアで接続する。
- 小さな孤立銅箔や、細い首でしか接続されないGND島は削除または改善する。
- コイルやアンテナ、メーカーが銅箔禁止を指定する部品の下はデータシートに従ってkeepoutを設ける。
- ゾーン再充填後にリターンパスが切れていないか目視確認する。
5. KiCad DRCと電気的レビュー
KiCad 10では、まず次を実行する。
kicad-cli pcb drc \
--refill-zones \
--schematic-parity \
--severity-all \
--exit-code-violations \
-o pcb-drc.rpt \
path/to/board.kicad_pcb
使用中のKiCadでオプションが異なる場合は、先に次を実行して対応する。
kicad-cli pcb drc --help
DRCが通っても完了とはしない。references/layout-principles.mdのレビュー項目を確認する。
6. 製造出力前
- ゾーンを再充填する。
- 未配線がゼロであることを確認する。
- 回路図との整合性を確認する。
- シルクがパッドや基板外へ重なっていないか確認する。
- 極性、1番ピン、コネクタ向き、基板名、版数を確認する。
- Gerber、ドリル、必要なら部品表と座標データを生成する。
- JLCPCB Gerber Viewerまたは同等のビューアで最終確認する。
- 変更したファイル、残課題、推定事項、DRC結果を報告する。
変更時の安全策
- 元ファイルを上書きする前にGit差分を確認できる状態にする。
- 回路図のネット構成を勝手に変更しない。
- フットプリントのパッド番号、コネクタ向き、固定穴位置を勝手に変えない。
- データシートを確認できない特殊部品では、銅箔keepoutやサーマルパッド構造を推測だけで確定しない。
- 自動配線後は必ず目視レビューし、配線完了率だけで品質を判断しない。
完了報告フォーマット
- 対象ファイル
- 実施した配置変更
- 実施した配線変更
- GND／電源の改善
- ノイズ対策上の判断
- JLCPCB製造ルール上の判断
- DRC結果
- 未解決事項
- 2層基板のままで問題ないか、4層化を勧めるか